三星冲刺 3D Cube-H 先进封装:端子间距缩至 6 微米

11 月 10 日,据韩媒 ZDNET Korea 报道,三星电子已制定计划,力争明年初完成先进封装技术 3D Cube-H 的开发工作。三星此前已开发热压键合技术的 3D Cube-T,目前正在研发混合键合技术的 3D Cube-H。

从 Cube-T 转向 Cube-H

3D Cube 属于把多颗芯片垂直堆叠的先进封装技术,与传统的水平排列结构相比,能在相同面积内集成更多晶体管。三星此前的 3D Cube-T 用的是 TC Bonding,新一代 3D Cube-H 换成 Hybrid Bonding。一位业内人士透露,三星一直在开发面向 3D 系统逻辑芯片的混合键合技术,计划在明年初完成首个设计套件,之后与潜在客户进行评估。

间距与能耗是核心指标

3D Cube-H 的端子间距约为 6 微米,而目前采用传统 TC 键合技术的芯片端子间距至少约 25 微米。行业人士指出,混合键合能大幅提高芯片之间的连接密度,同时降低每比特能耗,散热方面也比 TC 键合更有优势。制程侧的同类进展可参考 AMD EPYC 9006 出货:256 核 2nm 与 Helios 五家首批客户。

目标直接指向 AI 芯片

3D Cube-H 的主要应用方向是超高性能 AI 芯片。如果三星能够成功开发这项技术,其晶圆代工业务有望拿到大客户订单,这也是它在先进封装上补位的关键一步。

从技术路线看,热压键合与混合键合都属于垂直堆叠的键合方案,差别在于键合界面是否需要铜柱。混合键合用铜对铜直接键合,键合间距可以做到微米级,同时去掉传统方案中塑形料与加热环节带来的翘曲风险,这对大尺寸芯粒堆叠尤其关键。

AI 芯片对内存带宽和能效的要求正在提高,先进封装从可选项变成必选项。三星此前在 3D Cube-T 上已经积累量产经验,此次切换到混合键合并把间距压到 6 微米,指向的是更高层数的芯粒堆叠能力。