高通 HBC 验证完成：AI250 内存带宽 133 TB/s 与 18 倍对比

一句话结论：高通 11 月 2 日宣布第一代高带宽计算 HBC 在圣迭戈实验室完成硬件验证，搭载 HBC Gen 1 的 Dragonfly AI250 单卡有效内存带宽 133 TB/s，是采用 LPDDR5X 的上一代 AI200 的 18 倍，但这是实验室样品成绩，商用样片要到 2027 年上半年。

11 月 2 日，高通对外宣布其第一代高带宽计算（HBC，High Bandwidth Compute）技术在美国圣迭戈实验室完成硬件验证，验证范围覆盖完整读写能力与近存计算能力。这意味着高通试图用多层 LPDDR 堆叠替代 HBM 的推理内存路线，从架构图纸走进了可测的硅片阶段。

这次验证有三个时间点值得记下来。HBC 架构在 2026 年 6 月 25 日纽约投资者日上首次发布，同年 7 月高通宣布芯片完成流片并进入晶圆生产，11 月 2 日完成的是硬件层面的验证。按高通公布的时间表，AI250 加速卡 2027 年上半年出样，第二代 HBC 配套的 AI300 在 2028 年推出。中间还隔着封装良率、散热设计、软件栈适配和客户验证这几段。

验证的是什么，不是什么

「完成硬件验证」这句话在半导体行业里有一个明确边界。它指在自有实验环境中，完整读写链路与近存计算负载都跑通了，电气特性与功能逻辑符合设计预期。它不等于通过客户验证，不等于良率达标，更不等于可以大批量交付。

从结构上看，HBC 与主流 HBM 方案有一个明显区别。高通采用分离式 3D 堆叠。主 SoC 归主 SoC，HBC 堆栈归 HBC 堆栈，两者通过标准 2D 有机基板互连。HBC 堆栈内部，底部是一颗专门负责近存计算的加速器单元，上方通过硅通孔（TSV）垂直堆叠 LPDDR DRAM Die。这样设计的结果是，计算与内存之间的数据传输距离从传统架构的数厘米缩短到数微米量级。

这种「分离式」结构还带来一个成本上的好处。它不依赖昂贵的硅中介层，也不需要 CoWoS 这类先进封装。HBM 方案的封装账单里，硅中介层、封装产能和良率损耗是三项实打实的成本，HBC 把它们从设计里删掉了，代价转移到 LPDDR 的堆叠良率、近存计算的调度软件，以及热量向下走的散热设计上。

这次验证还暴露了一个官方自己写明的差距。高通此前设定的目标是每瓦带宽达到传统 HBM 方案的 6 倍，本次使用的早期样品采用两层 DRAM 堆叠，实测每瓦带宽超过 HBM4 的 5 倍，尚未触及 6 倍目标。正式产品预计改为四层堆叠设计。官方把未达标的部分原样写进了公告，这在近两年的芯片发布里并不常见。

HBC 与 HBM 的结构差异

从名字上就能看出路线的差异。HBM 是内存产品，HBC 名字里用的是 Compute，它是一套把内存与计算逻辑打包在一起的架构，而不是单独出售的内存。高通数据中心业务负责人 Tony Pialis 的说法是，把 XPU 直接垫到 DRAM 堆栈下面，可以兼得 SRAM 级的速度与堆叠内存的密度。

133 TB/s 应该怎么读

这是最容易产生误读的一个数字。133 TB/s 是「有效内存带宽」，是结合近存计算与数据局部性之后面向业务的口径，与物理接口带宽不是同一个概念。它也不等于具体模型在真实业务中的有效吞吐，实际表现取决于容量、访问粒度、缓存层级和软件栈优化。

把 AI250 放进市面主流加速器里横向看，能效与容量的差异更直观。英伟达 H200 提供 141 GB HBM3e 与 4.8 TB/s 内存带宽，B300 提供 288 GB HBM3e 与最高 8 TB/s。AI250 的单卡有效带宽是 H200 的物理带宽的二十倍以上，单卡容量也高出数倍。当然这组对比跨越了不同口径，H200 的是物理带宽，AI250 的是有效带宽，两者的差距不能简单相除当作性能倍数。

机架层面的 56 张卡、43 TB 内存、7.455 PB/s 有效带宽、140 kW 热设计功耗，指向的是一个明确的产品定位：面向推理的整机架方案，而不是单卡跑分。高通官网对 Dragonfly 系列的表述把 tokens per watt 与 tokens per dollar 放在与带宽同等的位置，宣称在 agentic 负载下的解码吞吐每瓦可达 3 到 5 倍于当代 GPU 架构，最高可达 8 倍。

为什么绕开 HBM

选择 LPDDR 而不是 HBM，供应链层面的理由比技术层面更直接。三星、SK 海力士、美光的 HBM 产能被几家大客户锁定得相当紧，中小买家基本排不上队，价格与交期都不友好。高通走 LPDDR 路线，等于绕开 HBM 的产能排队与高价，同时用成熟的 LPDDR 供应链去承接 3D 堆叠。

这条路线的代价也摆在明面上。LPDDR 单颗带宽不如 HBM，高通的解法是靠堆叠层数和极短的互连距离把整体带宽补回来，这要求自建完整的近存计算软件栈，编译器、数据布局、内存控制器调度都要按新架构重写。这不是把现有推理框架换个后端那么简单的事。

放在整个推理基础设施的竞争里看，HBC 瞄准的是一个正在变重的约束。大模型推理时，加速卡大部分时间和电耗花在把权重从内存搬到计算单元，而不是乘加运算本身。行业里把这个现象叫内存墙，推理侧的成本结构又让单位请求成本、并发吞吐、首 token 时延和每瓦性能比峰值算力更重要。高通把 HBC 首发放在推理卡而不是训练卡上，是顺着这个约束做的选择。

这条判断在国产算力那边也有对应的实践视角。我们此前记录过天数智芯天垓 300 的实机跑通，那篇里最值得抄走的方法论是。厂商自述的架构优势与第三方实测折算出的数字经常不是同一件事，测试方法、模型负载与工作负载条件不公开时，两者之间的差距恰恰是硬件从参数走向落地的那段距离。天垓 300 单卡整体吞吐被折算为 H200 的 1.05 倍，但同一次发布的材料里还有「用户体验相同前提下每卡吞吐高 5 到 6.5 倍」的说法。

三个还没解决的问题

第一是良率。四层 DRAM 堆叠的良率至今没有公开数字。层数越多，任何一层出问题整颗报废，成本最后会体现在售价上。官方没有披露，自然有它的理由。

第二是散热。HBC 的计算芯片在堆栈底部而不是顶部，热量必须往下走，这与近存架构过去难以落地的原因之一直接相关。140 kW 的机架功耗意味着液冷几乎是必选项，这让部署门槛从机柜层面就抬高了一档。

第三是客户。AI250 要卖进云厂商的机房，得先证明它在真实模型上比 HBM 方案更划算，而不只是每瓦带宽更高。现有集群跑得动的情况下，客户是否有动力为一个新封装重写推理栈，这是商业层面的核心变量。微软 Azure 已确认将部署高通的 HBC 芯片，但具体规模与时间表尚未公开。

还有一条容易被略过的线索。高通同时把这套堆叠架构往手机 SoC 方向引，目标是让端侧 AI 跑得更快也更省电，最终整合进骁龙系列。这句更像是给端侧留的伏笔，短期看不到产品，但对芯片厂商来说，内存设计思路从外挂大容量内存转向计算与内存更紧密协同，本身就是一个方向性的信号。

时间表与竞争位置

竞争对手的位置也需要标出来。英特尔与 AMD 都在封装层面尝试过把内存拉近计算，差别在于高通把计算单元做进了堆叠底部，而不是放在一旁。另一条路线是从 SRAM 转向堆叠 DRAM，我们此前记录过英伟达下一代 Groq LPU 放弃 SRAM 的思路，那是在回答同一个问题：大模型推理的存储墙该用什么介质去顶。用 DRAM 堆叠换取容量、用近存计算换取距离，两条路径最终会在同一个推理市场上相遇。

成本侧的参照系也在变化。DeepInfer 开源集群给出的口径是每 GPU 小时 38 美元，这类数字会被算力供给、调度效率与软件成熟度同时改写。HBC 能不能把每瓦带宽优势转成每 token 成本优势，决定了它在推理市场里到底能占多大位置。而逐际动力 FluxVLA V2 那样从算法侧把推理加速 9.64 倍的路线，恰恰说明软件层的收益和硬件层的收益最终要放在同一张表里算。

相关阅读

• NVIDIA 下代 Groq LPU 放弃 SRAM：3D 堆叠 DRAM 能解决大模型推理的存储墙吗
• 天数智芯天垓 300 实机跑通：单卡吞吐达 H200 的 1.05 倍
• DeepInfer 开源：155 万亿 Token 集群与 38 美元每 GPU 小时
• 逐际动力 FluxVLA V2：14 种策略与 9.64 倍推理加速

常见问题

HBC 的 133 TB/s 与 H200 的 4.8 TB/s 差多少

不能直接相除当作性能倍数。133 TB/s 是高通定义的「有效内存带宽」，包含了近存计算与数据局部性带来的业务侧收益；H200 的 4.8 TB/s 是物理内存带宽。两者口径不同，跨厂商比较时还要看测试条件是否一致。

高通 HBC 会替代 HBM 吗

短期内不会。高通自己把 HBC 放在推理侧，训练任务仍然依赖 HBM 的带宽与容量积累。更现实的判断是推理侧的内存方案会变得更分散，HBM、LPDDR 堆叠与近存计算会并存竞争。

什么时候能买到搭载 HBC 的加速卡

AI250 计划 2027 年上半年出样，2027 年年中进入商业样片测试。从出样到客户机房通常还需要一到两年，所以实际可用时间是 2028 年之后。AI300 与第二代 HBC 在 2028 年推出。

小结

这次硬件验证真正的信号，不是 133 TB/s 这个数字本身，而是 AI 推理的内存方案开始出现一条不同于 HBM 的工程化路线。用 LPDDR 堆叠加近存计算去换一个能效与成本优势，代价是高通要自己解决堆叠良率、散热方向和整套编译调度软件。

接下来真正值得盯的是 2027 年上半年的 AI250 出样。到那时验证样品的两层堆叠会变成四层，每瓦带宽从超过 5 倍走向 6 倍目标，客户也第一次能拿到可以放进生产集群的硅片。高通自己也承认，从验证到量产之间还隔着封装良率、散热、可靠性与软件适配这几道门。这些门能不能过，才决定 HBC 是一条持续演进的架构，还是一次昂贵的概念展示。