高通 HBC 验证:AI250 内存带宽 133 TB/s

11 月 2 日,高通在美国圣迭戈实验室完成第一代高带宽计算(HBC)技术的硬件验证,确认了这项技术的完整读写能力与近存计算能力。搭载该架构的 AI250 加速器计划 2027 年上半年出样,第一代 HBC 将为它提供 133 TB/s 的有效内存带宽,相比采用 LPDDR5X 内存的 AI200 提升 18 倍。

LPDDR 垂直堆叠取代 HBM

HBC 的做法是把多层 LPDDR 内存垂直堆叠在计算芯片上方,通过硅通孔实现芯片间互连,堆叠底部再集成一颗计算芯片负责近存计算,把内存与处理单元之间的数据传输距离从传统架构的数厘米缩短到数微米。高通希望用 LPDDR 相对较低的功耗,加上计算与内存紧密集成,改善 AI 推理中的数据搬运效率。

每瓦带宽超 HBM4 的 5 倍

高通此前公布的目标是每瓦带宽达到传统 HBM 方案的 6 倍。这次验证使用的早期样品采用两层 DRAM 堆叠,测试结果显示每瓦带宽超过 HBM4 的 5 倍,但还没到 6 倍,正式产品预计改为四层堆叠设计。

AI300 的带宽目标是 AI200 的 54 倍

按照高通 2026 年 6 月公布的数据中心产品路线图,AI250 搭载第一代 HBC,后续 AI300 计划采用第二代 HBC,有效内存带宽设计目标达到 AI200 的 54 倍。高通此前还把这一架构往骁龙 SoC 方向引,目标是让手机本地跑 AI 更快也更省电。

推理侧带宽翻 18 倍能不能直接换来 token 产出提升,要等 2027 年上半年 AI250 出样后的实测数据才能回答。同样的对比可以看天数智芯天垓300 实机跑通,单卡吞吐达 H200 的 1.05 倍。