prefix="og: https://ogp.me/ns#"> IBM与西门子联手推进纳米堆叠3D晶体管|AI自学笔记

IBM与西门子联手推进纳米堆叠3D晶体管:密度翻番、功耗降80%

10月14日,IBM与西门子宣布达成新研究合作,共同推进IBM于今年6月发布的纳米堆叠(nanostack)三维晶体管架构,加速该技术的量产落地。nanostack被IBM称为业界首个已知的三维纳米片设计,与当前将晶体管平铺在二维平面并不断缩小间距的思路截然不同。

垂直堆叠晶体管,密度翻番

nanostack将晶体管垂直堆叠并错位排列,在指甲盖大小的面积内集成近1000亿个晶体管,密度约为IBM 2021年发布的2nm测试芯片的两倍。该设计还允许在每个堆叠层使用不同材料组合,从而独立优化每个晶体管的性能与功耗表现。IBM研究结果显示,与2nm节点相比,nanostack在同等功耗下性能提升最高达5倍。当前该架构正处于7埃(0.7纳米)节点的关键发展阶段。

西门子提供EDA与制造软件支撑

双方合作内容涵盖:开发纳米堆叠的先进虚拟模型,在芯片制造前对性能进行建模与设计优化;结合西门子在电子设计自动化(EDA)、工艺仿真、光刻优化及先进制造软件方面的专业能力,解决量产过程中的制造难题。西门子此次参与,被视为其数字化工厂业务向半导体上游延伸的关键一步。合作双方表示,目标是在未来数年内实现该技术的商业化量产。